

Министерство науки и высшего образования Российской Федерации  
Федеральное государственное бюджетное образовательное учреждение  
высшего образования  
«Магнитогорский государственный технический университет им. Г.И. Носова»

Многопрофильный колледж

**МЕТОДИЧЕСКИЕ УКАЗАНИЯ ДЛЯ  
ЛАБОРАТОРНЫХ ЗАНЯТИЙ УЧЕБНОЙ ДИСЦИПЛИНЫ  
ОП.05 Цифровая схемотехника  
«общепрофессиональный цикл»  
программы подготовки специалистов среднего звена  
специальности 27.02.04 Автоматические системы управления**

## СОДЕРЖАНИЕ

|                          |    |
|--------------------------|----|
| 1 ВВЕДЕНИЕ               | 4  |
| 2 МЕТОДИЧЕСКИЕ УКАЗАНИЯ  | 5  |
| Лабораторное занятие № 1 | 7  |
| Лабораторное занятие № 2 | 13 |
| Лабораторное занятие № 3 | 16 |
| Лабораторное занятие № 4 | 25 |
| Лабораторное занятие № 5 | 31 |

## 1 ВВЕДЕНИЕ

Важную часть теоретической и профессиональной практической подготовки студентов составляют практические и лабораторные занятия.

Состав и содержание лабораторных работ направлены на реализацию действующего федерального государственного образовательного стандарта среднего профессионального образования.

Ведущей дидактической целью лабораторных работ является экспериментальное подтверждение и проверка существенных теоретических положений (законов, зависимостей). В соответствии с рабочей программой учебной дисциплины «Цифровая схемотехника», предусмотрено проведение лабораторных занятий.

В результате их выполнения, обучающийся должен:

**уметь:**

- выполнять анализ и синтез схем цифровых устройств;
- проводить исследования работы цифровых устройств и проверку их на работоспособность;

Содержание практических и лабораторных работ ориентировано на подготовку студентов к освоению программы подготовки специалистов среднего звена по специальности и овладению

ПК 1.2. Составлять схемы специализированных узлов, блоков, устройств и систем автоматического управления технологическими процессами

ПК 3.1. Диагностировать электронное оборудование и системы автоматического управления

**А также формированию общих компетенций:**

ОК 01. Выбирать способы решения задач профессиональной деятельности применительно к различным контекстам;

ОК 04. Эффективно взаимодействовать и работать в коллективе и команде;

Лабораторные занятия проводятся после соответствующей темы, которая обеспечивает наличие знаний, необходимых для ее выполнения.

## 2 МЕТОДИЧЕСКИЕ УКАЗАНИЯ

### ОПИСАНИЕ СТЕНДА И ОБЩИЕ РЕКОМЕНДАЦИИ ПО ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ

При проведении лабораторных работ используется стенд в моноблочном варианте исполнения «Основы цифровой электроники», комплект соединительных проводов и цифровой осциллограф.

#### Описание стенда

Общий вид стенда «Основы цифровой техники» представлен на рис.1.




Рис. 1. Общий вид моноблока

Моноблок питается от однофазного напряжения 220 В. Клавишный выключатель питания (Сеть) расположен на передней панели, справа вверху. Моноблок содержит следующие основные функциональные части:

- **поле логических уровней**, позволяющих устанавливать на выходных гнездах уровни логического нуля или единицы;
- **поле одиночных импульсов**, позволяющих получить одиночный импульс нарастающий (положительный) либо спадающий (отрицательный);
- **генератор импульсов**, вырабатывающий три фиксированные частоты положительных импульсов 100 Гц, 200 Гц и 1600 Гц;
- **поле индикации**, на котором десять светодиодных индикаторов и один семисегментный, индицирующие нулевое или единичное (при свечении) состояние;
- **логические элементы и триггеры** - поле, на котором исследуются базовые логические элементы и триггеры;
- **регистры и счетчики** - поле, на котором исследуются сдвиговый и параллельный регистр, а также двоичный и двоично-десятичный счетчики;
- **сумматоры и дешифраторы** - поле, на котором исследуются полный сумматор и дешифраторы;
- **мультивибраторы и АЦП** - поле, на котором исследуются схемы мультивибраторов и аналого-цифровых преобразователей.

Органы управления и индикации объединены на стенде в функциональные группы и снабжены надписями на лицевой панели (рис. 1).

Источник сигналов «Уровень логический» предназначен для формирования логических сигналов высокого «1» и низкого «0» уровней. Включение соответствующих сигналов осуществляется при помощи тумблеров SA1 - SA8. С помощью светодиодов осуществляется индикация сигналов, соответствующих логической «1». Уровень «1» соответствует 3,5...5 В.

Источник сигнала «Импульс одиночный» формирует одиночные импульсы с положительной и отрицательной полярностью. При нажатии на кнопку SB1 на выходе генератора, находящемся в состоянии «0», вырабатывается сигнал логической «1», а при нажатии на кнопку SB2 - сигнал логического «0».

«Генератор импульсов» генерирует последовательности положительных прямоугольных импульсов с частотами 100 Гц, 200 Гц и 1600 Гц.

На рабочем поле «Мультивибраторы и АЦП» имеются два источника регулируемого постоянного напряжения (0 - 5 В) RP1 и RP2.

На поле «Индикация» осуществляется индикация сигналов логической «1» на подключаемых к гнездам на этом поле выходных сигналов микросхем. Индикация может производиться и с помощью семисегментного индикатора, подключенного к расположенному рядом с ним дешифратору DD14.

На передней панели, в центре, имеются гнезда (черного цвета) общей точки ( $\perp$ ). Минусы всех источников, генераторов и микросхем подсоединены к этому потенциалу внутри стенда. В дальнейшем эти цепи на схемах не изображаются.

Также в центре, в одну линию с клеммами общей точки (черного цвета), имеется цепь клемм-коннекторов (желтого цвета), используемых для разветвления схемы при нехватке гнезд.

#### **Порядок выполнения работ**

Перед выполнением работ все студенты должны изучить правила техники безопасности применительно к лаборатории цифровой электроники, для чего преподавателем проводится инструктаж. Краткий инструктаж проводится также на каждом занятии.

При подготовке к лабораторной работе необходимо:

- 1) ознакомиться с ее содержанием и, пользуясь рекомендованной литературой и конспектом лекций, изучить теоретические положения, на которых базируется работа;
- 2) выполнить предварительные расчеты, составить таблицы, нарисовать схемы, указанные в задании; преподаватель может задать варианты заданий;
- 3) изучить схему лабораторной установки и продумать методику выполнения лабораторной работы;
- 4) ответить на контрольные вопросы.

Перед выполнением каждой лабораторной работы необходимо ответить на контрольные вопросы пособия и представить отчет по предыдущей работе.

При выполнении лабораторной работы необходимо:

- 1) ознакомиться с рабочим местом, проверить наличие необходимых соединительных проводов;
- 2) произвести сборку схемы;
- 3) после разрешения преподавателя включить питание и приступить к выполнению работы;
- 4) в ходе работы и по ее окончании полученные данные представлять на проверку преподавателю;
- 5) схему разбирать только после проверки преподавателем результатов опыта (перед разборкой не забудьте выключить источник питания!);
- 6) по окончании работы привести в порядок рабочее место.

#### **Оформление отчетов по лабораторным работам**

В отчете должна быть сформулирована цель проведенной работы и представлены следующие материалы:

- 1) схемы экспериментов;
- 2) расчеты и построения к домашнему заданию;

- 3) экспериментальные характеристики;
- 4) обработанные осциллограммы;
- 5) выводы (анализ экспериментальных данных, вида кривых, причин погрешностей и т. д.).

Опытные точки могут иметь разброс. Экспериментальные кривые проводят плавно, максимально приближая к экспериментальным точкам. На графиках приводят название, обозначают, к какому опыту они относятся, и указывают постоянные величины, определяющие условия опыта. На осях координат надо обязательно указать, какая величина по ним отложена, в каких единицах она измеряется, и нанести деления. Цена деления должна быть удобной для работы.

Пример оформления осциллограммы приведен на рис. 2.




Рис.2. Пример оформления осциллограмм

## Тема 1.2. Интегральное исполнение базовых цифровых элементов

### Лабораторное занятие №1

#### Исследование работы логических элементов и схем на их основе

**Цель работы:** тестирование и определение работоспособности логических элементов: «И-НЕ», «ИЛИ-НЕ», «НЕ», «ИСКЛЮЧАЮЩЕЕ ИЛИ», «И-ИЛИ-НЕ», а также сборка и проверка комбинационной схемы на логических элементах.

#### Выполнив работу, Вы будете уметь:

- выполнять анализ и синтез схем цифровых устройств;
- проводить исследования работы цифровых устройств и проверку их на работоспособность.

**Материальное обеспечение:** стенды «Основы цифровой электроники», осциллограф.

#### 1. Теоретические сведения

Основу современной вычислительной техники составляют полупроводниковые интегральные микросхемы (ИМС). Простейшими ИМС являются цифровые логические элементы.

Цифровые логические элементы — это микроэлектронные изделия, предназначенные для преобразования и обработки дискретных сигналов.

В ИМС, выполненных по технологии КМОП, в качестве базового элемента используются ключевые схемы, построенные на комплиментарных МОП-транзисторах, т.е. используются полевые транзисторы со структурой Металл – Оксид кремния – Полупроводник двух типов: с n – каналом и с p – каналом. Наряду с ИМС КМОП существуют ИМС n – МОП и p – МОП.

В данной работе исследуются простейшие комбинационные логические схемы типа «И-НЕ», «ИЛИ», «НЕ», «ИСКЛЮЧАЮЩЕЕ ИЛИ», «И-ИЛИ-НЕ», внутренняя структура которых построена на основе КМОП-логики.

Также в работе исследуются комбинационные схемы на основе логических элементов типа «И-НЕ», «НЕ», «ИЛИ-НЕ», внутренняя структура которых построена на основе КМОП-логики. Также в работе используются РС-цепочки в качестве инерционного элемента (элемента задержки).

*Комбинационными схемами* называются такие схемы, выходные сигналы которых зависят только от комбинации входных переменных и не зависят от того, в какой последовательности эта комбинация возникла на входе.

Такие схемы широко распространены за счет своей простоты. Их разработка (синтез) осуществляется в два шага:

1. Составляется таблица истинности, отражающая взаимосвязь входных и выходных переменных. По ней записываются логические уравнения. Эти уравнения минимизируются путем непосредственного преобразования логических функций.

2. Выбирается элементная база для создания подобной системы.

Для большинства схем допустимо считать, что в комбинационной схеме преобразование сигнала происходит практически без задержки времени и выходные сигналы формируются практически мгновенно после подачи входной комбинации.

## 2. Описание лабораторной установки




Рис.3. Используемые рабочие поля стенда

Логические элементы: «И-НЕ», «ИЛИ-НЕ», «НЕ», «ИСКЛЮЧАЮЩЕЕ ИЛИ», «И-ИЛИ-НЕ». исследуются на рабочем поле «ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И ТРИГГЕРЫ» (рис. 1).

Источник сигналов «Уровень логический» предназначен для формирования логических сигналов высокого «1» и низкого «0» уровней. Включение соответствующих сигналов осуществляется при помощи тумблеров SA1 - SA8. С помощью светодиодов осуществляется индикация сигналов, соответствующих логической «1».

Входные сигналы подаются на входы исследуемых микросхем.

«Генератор» генерирует последовательности положительных прямоугольных импульсов с частотами 100 Гц; 200 Гц и 1600 Гц.

С помощью светодиодов поля «Индикация» осуществляется индикация сигналов логической «1».

## 3. Задание

### 3.1 Экспериментальное исследование двухвходовых элементов

а) составить таблицу истинности для двухвходовых логических элементов «И-НЕ», «ИЛИ-НЕ», «Исключающее ИЛИ» (ИМС DD1, DD2, DD4) и проверить их исправность. Для этого собрать схему (рис. 4), подключив выходы гнезд «Уровень логический» к

соответствующим входам (находящимся на одной горизонтали) логического элемента «И-НЕ» («ИЛИ-НЕ», «Исключающее ИЛИ»). Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA1 и SA2, фиксировать по светодиоду выходной сигнал логического элемента. Результаты занести в табл. 1. Выключить тумблер «Сеть». Сравнив результаты с эталонными таблицами истинности определить, исправен ли элемент.




Рис. 4. Схема соединений для исследования логического элемента И-НЕ

Таблица 1

| Входы |    | Выход |        |                 |
|-------|----|-------|--------|-----------------|
| X1    | X2 | Y     |        |                 |
|       |    | И-НЕ  | ИЛИ-НЕ | Исключающее ИЛИ |
| 0     | 0  |       |        |                 |
| 0     | 1  |       |        |                 |
| 1     | 0  |       |        |                 |
| 1     | 1  |       |        |                 |

б) проверить работу логических элементов «И-НЕ» («ИЛИ-НЕ», «Исключающее ИЛИ») с помощью осциллографа, подключив выходные гнезда «Генератора» с частотой 100 Гц и 200 Гц к входам «X1» и «X2» логического элемента (см. рис. 5). Для этого вход осциллографа CH1 (канал 1) подключить к входу «X1» элемента «И-НЕ» («ИЛИ-НЕ», «Исключающее ИЛИ»), а вход осциллографа CH2 (канал 2) - к входу «X2» элемента (корпус осциллографа соединить с общей точкой стенда), включить тумблер «Сеть». Зарисовать на кальке входные сигналы друг под другом. Переключить вход осциллографа CH2 к «Выходу» элемента «И-НЕ» («ИЛИ-НЕ», «Исключающее ИЛИ»), и зарисовать на той же кальке выходной сигнал. Выключить тумблер «Сеть». Сравнив результаты обработки осциллограмм с составленными таблицами истинности определить, исправен ли элемент;




Рис.5 Схема соединений для исследования логического элемента И-НЕ с помощью осциллографа

### 3.2 Экспериментальное исследование логического элемента «НЕ»:

а) составить таблицу истинности для логического элемента «НЕ» (ИМС DD3) и проверить его исправность. Для этого собрать схему, аналогичную рис. 4, подключив выход гнезд «Уровень логический» к соответствующему входу логического элемента «НЕ». Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблером SA1, фиксировать по светодиоду выходной сигнал логического элемента. Результаты занести в табл. 2. Выключить тумблер «Сеть». Сравнив результаты с эталонными таблицами истинности определить, исправен ли элемент.

Таблица 2

| Вход | Выход |
|------|-------|
| X1   | Y     |
| 0    |       |
| 1    |       |

б) проверить работу логического элемента «НЕ» с помощью осциллографа, подключив выходные гнезда «Генератора» с частотой 100 Гц ко входу «X1» логического элемента. Для этого вход осциллографа CH1 (канал 1) подключить к входу «X1» элемента «НЕ», а вход осциллографа CH2 (канал 2) - к выходу элемента (корпус осциллографа соединить с общей точкой стенда), включить тумблер «Сеть». Зарисовать на кальке входной и выходной сигналы друг под другом. Выключить тумблер «Сеть». Сравнив результаты обработки осциллограмм с составленными таблицами истинности определить, исправен ли элемент.

### 3.3 Экспериментальное исследование логического элемента «И-ИЛИ-НЕ»:

а) составить таблицу истинности для четырехвходового логического элемента «И—ИЛИ-НЕ» (ИМС DD5) и проверить его исправность. Для этого собрать схему аналогично рис. 4, подключив выходы гнезд «Уровень логический» к соответствующим входам (находящимся на одной горизонтали) логического элемента «И-ИЛИ-НЕ». Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA1, SA2, SA3 и SA4, фиксировать по светодиоду выходной сигнал логического элемента. Результаты занести в табл. 3. Выключить тумблер «Сеть». Сравнив результаты с эталонными таблицами истинности определить, исправен ли элемент.

Таблица 3.

| Входы |    |    |    | Выход | Входы |    |    |    | Выход |
|-------|----|----|----|-------|-------|----|----|----|-------|
| X1    | X2 | X3 | X4 | Y     | X1    | X2 | X3 | X4 | Y     |
| 0     | 0  | 0  | 0  |       | 1     | 0  | 0  | 0  |       |
| 0     | 0  | 0  | 1  |       | 1     | 0  | 0  | 1  |       |
| 0     | 0  | 1  | 0  |       | 1     | 0  | 1  | 0  |       |
| 0     | 0  | 1  | 1  |       | 1     | 0  | 1  | 1  |       |
| 0     | 1  | 0  | 0  |       | 1     | 1  | 0  | 0  |       |
| 0     | 1  | 0  | 1  |       | 1     | 1  | 0  | 1  |       |
| 0     | 1  | 1  | 0  |       | 1     | 1  | 1  | 0  |       |
| 0     | 1  | 1  | 1  |       | 1     | 1  | 1  | 1  |       |

### 3.4. Предварительное задание

По заданной таблице истинности (табл. 4) составить и минимизировать логическое уравнение для одного из выходных сигналов. Нарисовать схему реализации данного уравнения на логических элементах, имеющихся в составе стенда.

Пример:

Возьмем за основу сегмент «е» и составим уравнения:

Данный сегмент загорается четыре раза, для каждого раза есть своя комбинация входных сигналов. Сначала запишем уравнение целиком:

$$e = \bar{X}_1 \cdot \bar{X}_2 \cdot \bar{X}_3 \cdot \bar{X}_4 + \bar{X}_1 \cdot X_2 \cdot \bar{X}_3 \cdot \bar{X}_4 + \bar{X}_1 \cdot X_2 \cdot X_3 \cdot \bar{X}_4 + \bar{X}_1 \cdot \bar{X}_2 \cdot \bar{X}_3 \cdot X_4$$

Преобразуем данное уравнение, воспользовавшись законами преобразования логических функций:

$$e = \overline{X_1} \cdot \overline{X_3} + \overline{X_1} \cdot X_2$$

Так как основу логических элементов на лицевой панели составляют элементы И-НЕ, преобразуем уравнение с помощью законов де Моргана:

$$e = \overline{\overline{X_1} \cdot X_2 + \overline{X_1} \cdot X_3}$$

$$e = \overline{\overline{X_1} \cdot X_2} \cdot \overline{\overline{X_1} \cdot X_3}$$

Схемы для данных уравнений можно собрать на лицевой панели с помощью элементов DD1, DD2, DD3 и DD5.

Таблица 4. Таблица истинности исходная (фрагмент)

| №<br>п.п | Входные сигналы |    |    |    | Выходные сигналы |   |   |   |   |   |   |
|----------|-----------------|----|----|----|------------------|---|---|---|---|---|---|
|          | X4              | X3 | X2 | X1 | a                | b | c | d | e | f | g |
| 0        | 0               | 0  | 0  | 0  | 1                | 1 | 1 | 1 | 1 | 1 | 0 |
| 1        | 0               | 0  | 0  | 1  | 0                | 1 | 1 | 0 | 0 | 0 | 0 |
| 2        | 0               | 0  | 1  | 0  | 1                | 1 | 0 | 1 | 1 | 0 | 1 |
| 3        | 0               | 0  | 1  | 1  | 1                | 1 | 1 | 1 | 0 | 0 | 1 |
| 4        | 0               | 1  | 0  | 0  | 0                | 1 | 1 | 0 | 0 | 1 | 1 |
| 5        | 0               | 1  | 0  | 1  | 1                | 0 | 1 | 1 | 0 | 1 | 1 |
| 6        | 0               | 1  | 1  | 0  | 1                | 0 | 1 | 1 | 1 | 1 | 1 |
| 7        | 0               | 1  | 1  | 1  | 1                | 1 | 1 | 0 | 0 | 0 | 0 |
| 8        | 1               | 0  | 0  | 0  | 1                | 1 | 1 | 1 | 1 | 1 | 1 |
| 9        | 1               | 0  | 0  | 1  | 1                | 1 | 1 | 0 | 0 | 1 | 1 |

Таблица 5. Таблица истинности

| №<br>п.п | Входные сигналы |    |    |    | Выходной сигнал |
|----------|-----------------|----|----|----|-----------------|
|          | X4              | X3 | X2 | X1 |                 |
|          | 8               | 4  | 2  | 1  |                 |
| 0        | 0               | 0  | 0  | 0  |                 |
| 1        | 0               | 0  | 0  | 1  |                 |
| 2        | 0               | 0  | 1  | 0  |                 |
| 3        | 0               | 0  | 1  | 1  |                 |
| 4        | 0               | 1  | 0  | 0  |                 |
| 5        | 0               | 1  | 0  | 1  |                 |
| 6        | 0               | 1  | 1  | 0  |                 |
| 7        | 0               | 1  | 1  | 1  |                 |
| 8        | 1               | 0  | 0  | 0  |                 |
| 9        | 1               | 0  | 0  | 1  |                 |

### 3.5. Экспериментальное исследование комбинационной схемы на логических элементах:

а) Собрать схему, разработанную в п.3.4, подключив выходы гнезд «Уровень логический» к соответствующим входам логических элементов. Соединить перемычками элементы, согласно схеме, при необходимости использовать коннекторы. Выход схемы соединить со светодиодом на поле «ИНДИКАЦИЯ». Включить тумблер «Сеть». Подавая на входы схемы

различные комбинации входных сигналов, убедиться в правильности работы схемы, руководствуясь таблицей 5. Результаты сравнить с исходной таблицей 4.

Подать на схему одну из комбинаций входных сигналов, при котором на выходе возникает значение 1. Отсоединить один из входов от поля «Уровень логический» и подключить к генератору 200Гц. Затем подключить к генератору вход осциллографа CH1. Второй вход осциллографа CH2 подсоединить к выходу схемы. Корпус осциллографа соединить с общей точкой стенда «⊥». Зарисовать входной и выходной сигнал друг под другом.

Подключить выход схемы к цепочке R2C2. С другой стороны к ней подключить вход осциллографа CH2. Зарисовать входной и выходной сигнал друг под другом. Прodelать те же операции с цепочкой R3C3. Выключить тумблер «Сеть». Сделать выводы о работе схемы без инерционного элемента и с ним.

### 3.6 Экспериментальное исследование генератора импульсов:




Рис.7. Схема для исследования генератора коротких импульсов.

Собрать схему (рис.7), подключив выход генератора 200Гц к двум входам первого элемента И-НЕ и к одному входу второго элемента И-НЕ. Затем подключить выход первого элемента И-НЕ к цепочке R3C3, с другой стороны соединить цепочку с входом второго элемента И-НЕ. Подключить вход осциллографа CH1 к генератору. Второй вход осциллографа CH2 подключить к выходу схемы. Корпус осциллографа «⊥» соединить с общей точкой стенда. Включить тумблер «Сеть». Зарисовать осциллограммы входного и выходного сигналов друг под другом, сделать выводы. Выключить тумблер «Сеть». Разобрать схему.

### 4. Содержание отчета

Отчет должен содержать следующие пункты:

- 1) наименование и цель работы;
- 2) принципиальные электрические схемы для выполненных экспериментов;
- 3) результаты экспериментальных исследований, помещенные в соответствующие таблицы;
- 4) оформленные осциллограммы;
- 5) выводы по работе.

### 5. Контрольные вопросы

1. Дайте определение цифровым логическим элементам
2. Какие транзисторы используют в базовой схеме элементов КМОП?
3. Какие виды логики вы знаете кроме КМОП?
4. Назовите основные преимущества и недостатки КМОП-логики по сравнению с ТТЛ.
5. Что такое таблица истинности?
6. Какие логические элементы исследуются в данной работе, и к какому виду логики они относятся?
7. Перечислите основные параметры логических элементов.
8. Нарисуйте схемные обозначения трехвходовых логических элементов «И-НЕ», «ИЛИ-НЕ».
9. Какие схемы называют комбинационными?

10. Из каких этапов состоит синтез комбинационных схем?
11. Что такое минимизация логических выражений?
12. Перечислите основные законы преобразования логических уравнений.
13. Существует ли задержка в комбинационных схемах? Как влияет её наличие на работу схемы.

#### **Критерии оценки:**

Оценка «отлично» ставится, если эксперимент проведён, обработаны результаты, выполнены все задания, работа оформлена в соответствии с требованиями.

Оценка «хорошо» ставится, если были допущены ошибки при проведении эксперимента, обработке результатов или при оформлении отчёта.

Оценка «удовлетворительно» ставится, если эксперимент проведён, приведено неполное выполнение заданий.

Оценка «неудовлетворительно» ставится, если эксперимент не проводился, задание не выполнено.

### **Тема 1.2. Цифровые последовательностные устройства (ЦПУ)**

#### **Лабораторное занятие №2**

#### **Изучение последовательностных схем (триггеры на логических элементах)**

**Цель работы:** исследование последовательностных схем на основе логических элементов

**Выполнив работу, Вы будете уметь:**

- выполнять анализ и синтез схем цифровых устройств;
- проводить исследования работы цифровых устройств и проверку их на работоспособность.

**Материальное обеспечение:** стенды «Основы цифровой электроники», осциллограф.

#### **1. Теоретические сведения**

В работе исследуются последовательностные схемы на основе логических элементов типа «И-НЕ», «НЕ», «ИЛИ-НЕ», внутренняя структура которых построена на основе КМОП-логики. Также в работе используются РС-цепочки в качестве инерционного элемента (элемента задержки).

*Последовательностными или многотактными схемами* называют схемы, в которых одной и той же комбинации входных сигналов, поданной на входы в различной очередности, могут соответствовать различные комбинации выходных сигналов.

Отличительным элементом подобных схем являются элементы памяти. В логических схемах элемент памяти представлен в виде обратной связи с выхода элемента на его вход.

Элементы памяти вводятся в схемы:

1. Если требуется запомнить кратковременный сигнал (нажатие кнопки) - в системах автоматизации такое явление часто носит название самоблокировки.
2. Когда одной и той же комбинации на входе системы соответствует несколько различных выходных комбинаций
3. Для запоминания предыдущего значения

#### **2. Описание лабораторной установки**

Логические элементы располагаются на рабочем поле «ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И ТРИГГЕРЫ» (рис. 8). Элементы задержки располагаются на рабочем поле «МУЛЬТИВИБРАТОРЫ И АЦП» (рис. 8).




Рис.8. Используемые поля стенда

Источник сигналов «Уровень логический» предназначен для формирования логических сигналов высокого «1» и низкого «0» уровней. Включение соответствующих сигналов осуществляется при помощи тумблеров SA1 - SA8. С помощью светодиодов осуществляется индикация сигналов, соответствующих логической «1».

«Генератор» генерирует последовательности положительных прямоугольных импульсов с частотами 100 Гц; 200 Гц и 1600 Гц.


Коннекторы позволяют увеличить число проводов, подключаемых к одной точке.

С помощью светодиодов поля «Индикация» осуществляется индикация сигналов логической «1».


### 3. Задание

#### 3.1. Экспериментальное исследование простейших последовательностных схем RS-триггер на логических элементах ИЛИ-НЕ и И-НЕ:

а) Исследовать работу RS-триггера на основе элементов ИЛИ-НЕ, для этого собрать схему, согласно рисунку 9 (а). Соединить выходы гнезд «Уровень логический» с входами соответствующих элементов. Соединить перемычками элементы, согласно схеме, при необходимости использовать коннекторы. Выходы схемы подключить к полю «Индикация». Включить тумблер «Сеть». Заполнить таблицу истинности RS-триггера (Таблица 5). Сделайте вывод об исправности триггера.



а)



б)

Рис. 9. Схема соединений для исследования RS-триггера на основе элементов «ИЛИ-НЕ» и «И-НЕ».

б) Исследовать работу инверсного RS-триггера на основе элементов И-НЕ, для этого собрать схему, согласно рисунку 9(б). Аналогично предыдущему заданию заполнить таблицу истинности (Таблица 6). Сделайте вывод об исправности триггера.

Таблица 5.

| Входы |   | Выходы |   |
|-------|---|--------|---|
| S     | R | Q      | Q |
| 0     | 0 |        |   |
| 0     | 1 |        |   |
| 1     | 0 |        |   |
| 1     | 1 |        |   |
| Входы |   | Выходы |   |
| S     | R | Q      | Q |
| 0     | 0 |        |   |
| 0     | 1 |        |   |
| 1     | 0 |        |   |
| 1     | 1 |        |   |

Таблица 6.

### 3.2. Экспериментальное исследование автогенератора:




Рис.10. Схема для исследований автогенератора

Для этого собрать схему (Рис.10), подключив высокий логический уровень сигнала к входу первого элемента И-НЕ. Затем подключить вход первого элемента И-НЕ к конденсатору C1. Подключить вход осциллографа CH1 к выходу третьего элемента И-НЕ. Корпус осциллографа соединить с общей точкой стенда. Включить тумблер «Сеть». Зарисовать осциллограмму выходного сигнала. Выключить тумблер «Сеть». Разобрать схему.

#### 4. Содержание отчета

Отчет должен содержать следующие пункты:

- 1) наименование и цель работы;
- 2) принципиальные электрические схемы для выполненных экспериментов;
- 3) результаты экспериментальных исследований, помещенные в соответствующие таблицы;
- 4) обработанные осциллограммы;
- 5) выводы по работе.

#### 5. Контрольные вопросы

1. Дайте определение последовательностных схем.
2. Чем последовательностные схемы отличаются от комбинационных?
3. Поясните назначение элементов памяти в последовательностных схемах. С какой целью они вводятся?
4. Приведите уравнение функционирования асинхронного RS-триггера.
5. Какая комбинация входных сигналов является запрещенной для RS-триггера?

6. Как изменяется осциллограмма выходного сигнала автогенератора при изменении входного сигнала с 0 на 1, с 1 на 0?

#### Критерии оценки:

Оценка «отлично» ставится, если эксперимент проведён, обработаны результаты, выполнены все задания, работа оформлена в соответствии с требованиями.

Оценка «хорошо» ставится, если были допущены ошибки при проведении эксперимента, обработке результатов или при оформлении отчёта.

Оценка «удовлетворительно» ставится, если эксперимент проведён, приведено неполное выполнение заданий.

Оценка «неудовлетворительно» ставится, если эксперимент не проводился, задание не выполнено.

### Лабораторное занятие №3 Исследование цифровых последовательностных устройств

**Цель работы:** тестирование и проверка на работоспособность различных типов триггеров, двоичных счетчиков и сдвиговых регистров.

#### Выполнив работу, Вы будете уметь:

- проводить исследования работы цифровых устройств и проверку их на работоспособность.

**Материальное обеспечение:** стенды «Основы цифровой электроники», осциллограф.

#### 1. Теоретические сведения

В работе исследуются триггеры, внутренняя структура которых построена на основе КМОП-логики.

JK-триггер (DD7) имеет два информационных входа J и K, счетный вход C и два выхода Q и  $\bar{Q}$ . Выходы Q, обычно находятся в противофазе, кроме случая подачи на входы S и R запрещенной комбинации сигналов.

Таблица истинности JK-триггера приведена в таблице 7. При этом триггер работает, как синхронный. Запись информации в первую ступень триггера происходит при наличии на входе C низкого уровня напряжения, а переключение второй ступени осуществляются положительным фронтом сигнала по входу C. Его таблица истинности аналогична таблице истинности RS-триггера с прямым управлением. Однако, у него нет запрещенной комбинации сигналов J и K. Как видно из табл. 7, при подаче на входы J и K уровня 1, триггер с каждым счетным импульсом меняет выходное состояние на инверсное, т.е. работает в счетном режиме с коэффициентом деления 2.

| Входы    |          |             |          | Выходы   |          |
|----------|----------|-------------|----------|----------|----------|
| <u>C</u> | <u>D</u> | <u>R</u>    | <u>S</u> | <u>Q</u> | <u>Q</u> |
| <u>/</u> | <u>0</u> | <u>0</u>    | <u>0</u> | <u>0</u> | <u>1</u> |
| <u>/</u> | <u>1</u> | <u>0</u>    | <u>0</u> | <u>1</u> | <u>0</u> |
| <u>\</u> | <u>X</u> | <u>0</u>    | <u>0</u> | <u>Q</u> | <u>Q</u> |
| <u>X</u> | <u>X</u> | <u>1</u>    | <u>0</u> | <u>0</u> | <u>1</u> |
| <u>X</u> | <u>X</u> | <u>0</u>    | <u>1</u> | <u>1</u> | <u>0</u> |
| <u>X</u> | <u>X</u> | <u>1</u>    | <u>1</u> | <u>X</u> | <u>X</u> |
| $J^n$    | $K^n$    | $Q^n$       |          |          |          |
| 0        | 0        | $Q_1^{n-1}$ |          |          |          |

Таблица 7. Таблица истинности JK-тр. D-тр.

|   |   |            |
|---|---|------------|
| 0 | 1 | 0          |
| 1 | 0 | 1          |
| 1 | 1 | $Q_1^{n-}$ |

Таблица 8. Таблица истинности

D-триггер (DD8) на основе RS-триггера имеет входы «Установка» (S), «Установка 0» (R), информационный (D) и синхронизации (C). У триггера имеется 2 противофазных выхода: Q и  $\bar{Q}$  (см. табл.8). Запись информации в первую ступень триггера происходит при наличии на входе C сигнала «0», а изменение состояния на выходе происходит по переднему фронту входного импульса.

Установка триггера по входам S и R принудительная, поэтому сигналы входа синхронизации C и информационного входа D не изменяют состояния триггера на выходе во время действия сигналов S и R. Состояние R=S=1 является запрещенной комбинацией сигналов т.к. предсказать состояние выходов невозможно.

Счетчик – это цифровое устройство, предназначенное для подсчета числа импульсов. В процессе работы счетчик последовательно изменяет свое состояние в определенном порядке. Длина списка разрешенных состояний счетчика называется *модулем пересчета, основанием пересчета* или *емкостью счетчика* ( $K_C$ ).

Одно из возможных состояний счетчика принимается за начальное. Если счетчик начал счет от начального состояния, то каждый импульс, кратный модулю счета  $K_C$  снова устанавливает счетчик в начальное состояние, а на выходе счетчика появляется сигнал переноса P (или займа Z).

Последовательность внутренних состояний счетчика можно кодировать различными способами. Чаще всего используют:

- двоичное (двоичные счетчики) кодирование;
- двоично-десятичное (декадные счетчики) кодирование

Если коды расположены в возрастающем порядке, то счетчик называют *суммирующим* (Up-counter). Счетчики, у которых коды расположены в убывающем порядке, называют *вычитающими* (Down-counter), а счетчики, у которых направление перебора кода может изменяться, называют *реверсивными* (Up/Down counter).

В работе исследуются четырехразрядные асинхронные двоичный и двоично-десятичный реверсивные счетчики с предустановкой, внутренняя структура которых построена на основе КМОП-логики.

Двоичный четырехразрядный счетчик (DD10, DD11) имеет общий вход сброса «R», вход режима работы «C», входы предустановки D1, D2, D4 и D8, вход суммирования «+1», вход вычитания «-1», четыре выхода: Q1, Q2, Q3, Q4, соответствующие от младшего до старшего разрядам четырехразрядного двоичного кода, а также выходы переноса старшего и младшего разрядов.

Отличительной особенностью асинхронных счетчиков является то, что они представляют собой последовательное включение триггеров, где каждый последующий триггер переключается под действием выходного сигнала предыдущего триггера. Реверсивные счетчики могут работать как в режиме суммирования, так и в режиме вычитания числа счетных импульсов, что определяется двумя счетными входами.

Таблица истинности (таблица рабочих состояний) счетчика (табл. 11) поясняет его работу.

При подаче на вход С низкого уровня 0 счетчик переходит в режим предустановки, в этом режиме подачей сигналов на входы D1-D8 создается соответствующая комбинация на выходах Q1-Q4. При подаче на вход С высокого уровня 1 счетчик переходит в счетный режим. В этом режиме работы пересчет импульсов осуществляется подачей положительного перепада на входы +1 или -1 в зависимости от выполняемой операции (суммирование или вычитание). При превышении максимального числа на выходе (9 для двоично-десятичного или 15 для двоичного счетчика) появляется единица на выходе переноса старшего разряда. Вход R служит для обнуления выходов счетчика вне зависимости от режима работы.

Таблица 11. Таблица состояний двоичного и двоично-десятичного счетчиков

| DD10                  | ВХОДЫ |   |    |    |    |    |    |    | ВЫХОДЫ                         |    |    |    |     |    |
|-----------------------|-------|---|----|----|----|----|----|----|--------------------------------|----|----|----|-----|----|
|                       | R     | C | +1 | -1 | D1 | D2 | D3 | D4 | Q1                             | Q2 | Q4 | Q8 | ≥15 | ≤0 |
| СБРОС                 | 1     | X | X  | 0  | X  | X  | X  | X  | 0                              | 0  | 0  | 0  | 1   | 0  |
|                       | 1     | X | X  | 1  | X  | X  | X  | X  | 0                              | 0  | 0  | 0  | 1   | 1  |
| ПАРАЛЛЕЛЬНАЯ ЗАГРУЗКА | 0     | 0 | X  | 0  | 0  | 0  | 0  | 0  | 0                              | 0  | 0  | 0  | 1   | 0  |
|                       | 0     | 0 | X  | 1  | 0  | 0  | 0  | 0  | 0                              | 0  | 0  | 0  | 1   | 1  |
|                       | 0     | 0 | 0  | X  | 1  | X  | X  | 1  | Q <sub>n</sub> =D <sub>n</sub> |    |    |    | 0   | 1  |
|                       | 0     | 0 | 1  | X  | 1  | X  | X  | 1  | Q <sub>n</sub> =D <sub>n</sub> |    |    |    | 1   | 1  |
|                       | 0     | 1 | /  | 1  | X  | X  | X  | X  | ПРЯМОЙ СЧЕТ                    |    |    |    | 1   | 1  |
| ОБРАТНЫЙ СЧЕТ         | 0     | 1 | 1  | /  | X  | X  | X  | X  | ОБРАТНЫЙ СЧЕТ                  |    |    |    | 1   | 1  |
| DD11                  | ВХОДЫ |   |    |    |    |    |    |    | ВЫХОДЫ                         |    |    |    |     |    |
|                       | R     | C | +1 | -1 | D1 | D2 | D3 | D4 | Q1                             | Q2 | Q4 | Q8 | ≥9  | ≤0 |
| СБРОС                 | 1     | X | X  | 0  | X  | X  | X  | X  | 0                              | 0  | 0  | 0  | 1   | 0  |
|                       | 1     | X | X  | 1  | X  | X  | X  | X  | 0                              | 0  | 0  | 0  | 1   | 1  |
| ПАРАЛЛЕЛЬНАЯ ЗАГРУЗКА | 0     | 0 | X  | 0  | 0  | 0  | 0  | 0  | 0                              | 0  | 0  | 0  | 1   | 0  |
|                       | 0     | 0 | X  | 1  | 0  | 0  | 0  | 0  | 0                              | 0  | 0  | 0  | 1   | 1  |
|                       | 0     | 0 | 0  | X  | 1  | X  | X  | 1  | Q <sub>n</sub> =D <sub>n</sub> |    |    |    | 0   | 1  |
|                       | 0     | 0 | 1  | X  | 1  | X  | X  | 1  | Q <sub>n</sub> =D <sub>n</sub> |    |    |    | 1   | 1  |
|                       | 0     | 1 | /  | 1  | X  | X  | X  | X  | ПРЯМОЙ СЧЕТ                    |    |    |    | 1   | 1  |
| ОБРАТНЫЙ СЧЕТ         | 0     | 1 | 1  | /  | X  | X  | X  | X  | ОБРАТНЫЙ СЧЕТ                  |    |    |    | 1   | 1  |

В работе исследуется четырехразрядный однонаправленный регистр сдвига с последовательным вводом и параллельным выводом информации.

Регистр – это устройство для запоминания многоразрядных слов. Для построения регистров необходимое число триггеров объединяют вместе и рассматривают как единый функциональный узел. Типовыми внешними связями регистра являются информационные входы D<sub>i</sub>, вход сигнала записи (или загрузки) C, вход гашения R, выходы триггеров Q<sub>i</sub>.

По функциональному назначению регистры бывают:

- накопительные;
- сдвигающие.

По способам приема и выдачи информации регистры делят на:

- параллельные – принимают информацию в параллельном коде т.е. одновременно несколько разрядов числа;
- последовательные – принимают информацию в последовательном коде т.е. поразрядно;
- параллельно-последовательные – способны принимать информацию как поразрядно, так и сразу несколько разрядов.

Сдвигающий, или сдвиговый, регистр (*shift register*) - это регистр, содержимое которого при подаче управляющего сигнала СДВИГ может сдвигаться в сторону старших или младших разрядов. Данные регистры помечаются специальным значком: ←, →, ↔. Направление стрелки показывает направление сдвига, а двунаправленная стрелка обозначает двунаправленный регистр.

Регистр сдвига DD9 имеет информационный вход S, вход R для установки регистра в состояние 0 (обратите внимание на то, что в данном регистре вход R инверсный), тактовый вход C, вход DR для выбора режима работы регистра, входы D0 - D3 для параллельного ввода информации и четыре выхода Q0 - Q3.

Для работы в режиме регистра сдвига на вход DR подается высокий логический уровень «1».

Таблица истинности (таблица рабочих состояний) регистра сдвига (табл. 1) поясняет его работу.

Базовым элементом регистра DD9 является последовательное включение D- триггеров, когда прямой выход предыдущего триггера подключается к D-входу последующего триггера, а синхроимпульс подается на все C-входы одновременно.

При подаче на вход R единицы обнуляются выходы во всех разрядах независимо от состояния входов C и S. При подаче на вход R нуля регистр может работать.

Сдвиг информации в регистре осуществляется при подаче положительного перепада напряжения на вход C. Четырехразрядное слово вводится в регистр за четыре такта. При отсутствии тактовых импульсов информация, записанная в регистр, будет храниться как угодно долго.

Таблица 14. Таблица рабочих состояний регистра

| Входы |   |   | Выходы        |                      |
|-------|---|---|---------------|----------------------|
| C     | S | R | Первый разряд | n-й разряд           |
| /     | 0 | 1 | 0             | Выход разряда (n -1) |
| /     | 1 | 1 | 1             | Выход разряда (n-1)  |
| /     | X | 1 | Не меняется   | Не меняется          |
| /     | X | 1 | Не меняется   | Не меняется          |
| X     | X | 0 | 0             | 0                    |

### 3. Задание

#### 3.1. Экспериментальное исследование D-триггера:

а) проверить таблицу истинности D-триггера и определить, исправен ли он. Для этого собрать схему (рис. 12), подключив гнезда «Уровень логический» к входам R, S и D, находящимся на одной горизонтали с соответствующими входами D-триггера. Подключить генератор «Импульс одиночный», формирующий одиночные импульсы с положительной полярностью ко входу C. Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA1, SA2 и SA4, фиксировать по светодиодам выходные сигналы триггера. Результаты занести в таблицу. Выключить тумблер «Сеть». Сравнив результаты с таблицей истинности (табл. 8 и 9) определить, исправен ли триггер;




Рис. 12. Схема соединений для исследования D-триггера при подаче на вход одиночных импульсов

б) проверить работу D-триггера с помощью осциллографа при подаче на входы импульсов от генератора (рис. 13). Подключить выходные гнезда «Генератора» с частотой 1600 Гц к входу С, а с частотой 100 Гц к входу D. Входы S и R оставить подключенными к гнездам уровень логический. Вход осциллографа CH1 (канал 1) подключить ко входу D триггера, а вход осциллографа CH2 - ко входу С. Корпус осциллографа соединить с общей точкой модуля. Зарисовать на кальке входные сигналы друг под другом. Переключить вход осциллографа CH2 к выходу Q, а затем к инверсному выходу Q триггера, зарисовать на той же кальке выходные сигналы друг под другом. Выключить тумблер «Сеть». Сравнив результаты обработки осциллограмм с составленными таблицами истинности определить исправен ли элемент.




Рис. 13. Схема соединений для исследования D-триггера при подаче на входы импульсов от генератора

Таблица 9. Таблица истинности D-тр.

| Входы    |          |          |          | Выходы   |          |
|----------|----------|----------|----------|----------|----------|
| <u>C</u> | <u>D</u> | <u>R</u> | <u>S</u> | <u>Q</u> | <u>Q</u> |
| <u>/</u> | <u>0</u> | <u>0</u> | <u>0</u> |          |          |
| <u>/</u> | <u>1</u> | <u>0</u> | <u>0</u> |          |          |
| <u>\</u> | <u>X</u> | <u>0</u> | <u>0</u> |          |          |
| <u>X</u> | <u>X</u> | <u>1</u> | <u>0</u> |          |          |
| <u>X</u> | <u>X</u> | <u>0</u> | <u>1</u> |          |          |
| <u>X</u> | <u>X</u> | <u>1</u> | <u>1</u> |          |          |

### 3.2. Экспериментальное исследование JK-триггера

а) проверить таблицу истинности JK-триггера и определить, исправен ли он. Для этого собрать схему (рис. 14), подключив выходы гнезд «Уровень логический» к соответствующим. Подключить источник сигнала «Импульс одиночный», формирующий одиночные импульсы с положительной полярностью, к входу С. Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA4 и SA6 на входах J и K и нажимая на кнопку SB 1 (синхронизирующий импульс), составить таблицу истинности JK-триггера. Уровню логической «1» на выходе триггера Q соответствует свечение светодиода. Результаты занести в табл. 10. Обратите внимание, на каком фронте синхроимпульса «С» происходит переключение JK-триггера. Выключить тумблер «Сеть». Сравнив результаты с табл. 7 определить, исправен ли триггер;




Рис. 14. Схема соединений для исследования JK -триггера при подаче на вход одиночных импульсов

Таблица 10. Таблица истинности JK-тр.

| Входы |   |    | Выходы |   |
|-------|---|----|--------|---|
| J     | K | C  | Q      | Q |
| 0     | 0 | —/ |        |   |
| 0     | 1 | —/ |        |   |
| 1     | 0 | —/ |        |   |
| 1     | 1 | —/ |        |   |

б) проверить работу JK-триггера с помощью осциллографа при подаче на входы импульсов от генератора (рис. 15). Подключить выходные гнезда «Генератора» с частотой 100, 200 и 1600 Гц соответственно к входам J, K и C триггера. Вход осциллографа CH1(канал 1) подключить к входу C триггера, а вход осциллографа CH2 - к входу J. Корпус осциллографа «1» соединить с общей точкой модуля. Включить тумблер «Сеть». Зарисовать на кальке входные сигналы друг под другом. Переключить вход осциллографа CH2 к входу K и зарисовать входной сигнал. Переключить входы осциллографа к выходам Q и  $\bar{Q}$ . Зарисовать на той же кальке выходные сигналы друг под другом. Выключить тумблер «Сеть». Сравнив результаты обработки осциллограмм с таблицами истинности определить, исправен ли элемент.




Рис. 15. Схема соединений для исследования JK-триггера при подаче на входы импульсов от генератора

в) проверить работу JK-триггера в счетном режиме. Для этого на входы J и K подать сигналы логической «1» с выходных гнезд «Уровень логический», а на вход C - прямоугольные импульсы с частотой 1600 Гц с выхода «Генератора импульсов». Включить тумблер «Сеть». Нарисовать три осциллограммы на одном рисунке: C(t), Q(t),  $\bar{Q}(t)$ . Использовать схему подключения осциллографа в предыдущем опыте к выходам Q и  $\bar{Q}$ . Затем вход осциллографа CH1 подключить к синхронизирующему входу C. Зарисовать на кальке осциллограммы

сигналов синхронно друг под другом. Убедиться, что сигналы Q и Q противоположны по знаку. Сравнить частоту сигналов на входе и выходе. Выключить тумблер «Сеть».

### 3.3. Исследование двоичного счетчика

а) собрать схему (рис. 17), подключив выходы гнезд «Уровень логический» к соответствующим входам R, D1-D8 и C. Подключить источник сигнала «Импульс одиночный», формирующий одиночные импульсы с положительной полярностью, к входу +1. Выходы счетчика подключить к светодиодам на поле «Индикация». Включить тумблер «Сеть». Задавать по очереди все комбинации, описанные выше, результаты занести в таблицу 12. Сравнить с таблицей истинности счетчика. Состояния выходных разрядов счетчика (Q1, Q2, Q4, Q8) определять по свечению светодиодов. Обратите внимание, на каком фронте синхроимпульса «С» происходит переключение счетчика. Переключить выход источника «Импульс одиночный» ко входу -1. Проверить правильность работы. Перейти в режим предустановки, проверить правильность работы. Затем продолжить работу в счетном режиме. Задать на входе R тумблером сигнал «1». Повторить опыты, проведенные ранее. Оцените результат. Соответствует ли он таблице истинности? Выключить тумблер «Сеть». Сравнив результаты с табл. 11 определить, исправен ли счетчик.




Рис. 17. Схема для исследования двоичного счетчика при подаче одиночных импульсов.

Таблица 12

| № импульса | Выходы |   |   |   |
|------------|--------|---|---|---|
|            | 1      | 2 | 4 | 8 |
| 0          |        |   |   |   |
| 1          |        |   |   |   |
| 2          |        |   |   |   |
| 3          |        |   |   |   |
| 4          |        |   |   |   |
| 5          |        |   |   |   |
| 6          |        |   |   |   |
| 7          |        |   |   |   |
| 8          |        |   |   |   |
| 9          |        |   |   |   |
| 10         |        |   |   |   |
| 11         |        |   |   |   |
| 12         |        |   |   |   |
| 13         |        |   |   |   |
| 14         |        |   |   |   |
| 15         |        |   |   |   |

б) проверить работу двоичного счетчика при подаче на входы импульсов от генератора (Рис.18), подключив выходное гнездо «Генератора импульсов» с частотой 1600 Гц к входу +1. Затем вход осциллографа CH1 подключить к генератору 1600Гц, а вход осциллографа

СН2 - последовательно к каждому из выходов счетчика (корпус осциллографа соединить с общей точкой модуля). Включить тумблер «Питание». Зарисовать временные диаграммы сигналов на входе и выходах счетчика. Переключить выход генератора к входу -1. Зарисовать осциллограммы также как и в предыдущем опыте. Последовательно переключая вход осциллографа СН1 к выходам Q2, Q4, Q8 зарисовать на той же кальке выходные сигналы счетчика.

Подключить выход генератора 1600Гц к входу счетчика +1, а выход 200Гц к входу -1. Подключить каналы осциллографа сначала к входным сигналам, как показано на рисунке, потом последовательно ко всем выходам счетчика. В отчете представить все сигналы друг под другом. При необходимости править синхронизацию. Кратковременно отсоединить провод от генератора 1600Гц. Подсоединить заново. Прodelать опыт несколько раз, наблюдая за изменением сигналов на выходе. Почему это происходит?

Выключить тумблер «Питание».




Рис.18. Схема соединений для тестирования счетчика при подаче импульсов от генератора.

### 3.4. Исследование двоично-десятичного счетчика

Повторить опыты п.3.3. а и б для двоично-десятичного счетчика DD11. Результаты занести в таблицу 13. Сделать выводы о работоспособности счетчика и сходстве и различии двух счетчиков.

Таблица 13

| № импульса | Выходы |   |   |   |
|------------|--------|---|---|---|
|            | 1      | 2 | 4 | 8 |
| 0          |        |   |   |   |
| 1          |        |   |   |   |
| 2          |        |   |   |   |
| 3          |        |   |   |   |
| 4          |        |   |   |   |
| 5          |        |   |   |   |
| 6          |        |   |   |   |
| 7          |        |   |   |   |
| 8          |        |   |   |   |
| 9          |        |   |   |   |

### 3.5. Исследование регистра сдвига

а) проверить таблицу истинности регистра сдвига и определить, исправен ли он. Для этого собрать схему (рис. 20), подключив выходы гнезд «Уровень логический» к входам R, DR и S. Подключить источник сигнала «Импульс одиночный», формирующий одиночные импульсы с

положительной полярностью, к входу С. Включить тумблер «Сеть». Задать на входе DR тумблером SA1 сигнал «1». Задать на входе R тумблером SA3 сигнал «1». Задавая тумблером SA2 на входе S «0» или «1» и нажимая на кнопку SB1, проверять таблицу истинности регистра сдвига. Уровню логической «1» на выходах соответствует свечение светодиода. Обратите внимание, на каком фронте синхроимпульса «С» происходит переключение регистра сдвига. Задать на входе R тумблером SA3 сигнал «0». Повторить опыты, проведенные ранее. Результаты заносить в таблицу 15.

Оцените результат. Соответствует ли он таблице истинности? Выключить тумблер «Сеть». Сравнив результаты с табл. 14 определить, исправен ли регистр сдвига.




Рис. 20. Схема соединений для тестирования регистра сдвига при подаче одиночных импульсов

Таблица 15. Таблица рабочих состояний регистра

| Входы |    |   |   | Выходы         |                |                |                |
|-------|----|---|---|----------------|----------------|----------------|----------------|
| C     | DR | S | R | Q <sub>0</sub> | Q <sub>1</sub> | Q <sub>2</sub> | Q <sub>3</sub> |
| /     | 1  |   | 1 |                |                |                |                |
| /     | 1  |   | 1 |                |                |                |                |
| /     | 1  |   | 1 |                |                |                |                |
| /     | 1  |   | 1 |                |                |                |                |
| X     | 1  | X | 0 |                |                |                |                |

б) проверить работу регистра сдвига с помощью осциллографа при подаче на входы импульсов от генератора (рис. 21). Подключить выходные гнезда «Генератора» с частотой 100, 200 и 1600 Гц соответственно к входам R, S и C (см. рис. 21). Вход осциллографа CH1 (канал 1) подключить к входу С, а вход осциллографа CH2 - к входу R. Корпус осциллографа соединить с общей точкой модуля. Включить тумблер «Сеть». Зарисовать на кальке входные сигналы друг под другом. Переключить вход осциллографа CH2 к входу S и зарисовать входной сигнал. Переключить входы осциллографа к выходам Q1 и Q2, а затем к выходам Q3 и Q4. Зарисовать на той же кальке выходные сигналы друг под другом. Выключить тумблер «Сеть». Сравнив результаты обработки осциллограмм с таблицами истинности определить, исправность элемента.




Рис. 21. Схема соединений для исследования регистра сдвига при подаче на входы импульсов от многоканального генератора

#### 4. Содержание отчета

Отчет должен содержать следующие пункты:

- 1) наименование и цель работы;
- 2) принципиальные электрические схемы для выполненных экспериментов;
- 3) результаты экспериментальных исследований, помещенные в соответствующие таблицы;
- 4) обработанные осциллограммы;
- 5) выводы по работе.

#### 5. Контрольные вопросы

1. Что называется триггером?
2. Чем отличаются последовательностные схемы от комбинационных?
3. Что означает термин «запрещенная комбинация» для RS -триггера?
4. При каких комбинациях входных сигналов изменяется состояние RS- триггера?
5. Чем отличаются таблицы истинности RS и JK-триггера?
6. В чем отличие синхронных и асинхронных триггеров?
7. Для чего применяются D-триггеры?
8. Поясните таблицу истинности D-триггера
9. Почему JK-триггер называют универсальным?
10. Нарисуйте схему D-триггера, реализованную на базе JK-триггера.
11. Чем отличаются последовательностные схемы от комбинационных?
12. На основе каких элементов строятся счетчики?
13. Нарисовать схему двоичного суммирующего четырехразрядного счетчика на базе D-триггеров
14. Чем отличаются асинхронные счетчики от синхронных? Перечислить основные преимущества синхронных счетчиков по сравнению с асинхронными.
15. Поясните термин «реверсивные счетчики».
16. Сколько разрядов должен иметь двоичный счетчик, чтобы обеспечить возможность счета 64 импульсов?
17. Какие устройства называют регистрами?
18. Чем отличаются накопительные регистры от регистров сдвига?
19. Какой элемент является базовым в регистре сдвига?
20. Что означает термин параллельный регистр?
21. Что происходит в регистре сдвига при подаче на вход R единицы?
22. Что происходит в регистре сдвига при подаче на вход DR единицы?

### **Критерии оценки:**

Оценка «отлично» ставится, если эксперимент проведён, обработаны результаты, выполнены все задания, работа оформлена в соответствии с требованиями.

Оценка «хорошо» ставится, если были допущены ошибки при проведении эксперимента, обработке результатов или при оформлении отчёта.

Оценка «удовлетворительно» ставится, если эксперимент проведён, приведено неполное выполнение заданий.

Оценка «неудовлетворительно» ставится, если эксперимент не проводился, задание не выполнено.

## **Тема 1.3. Цифровые комбинационные устройства (ЦКУ)**

### **Лабораторное занятие №4**

#### **Исследование цифровых комбинационных устройств**

**Цель работы:** тестирование и проверка на работоспособность дешифраторов и двоичных сумматоров.

**Выполнив работу, Вы будете уметь:**

- проводить исследования работы цифровых комбинационных устройств и проверку их на работоспособность.

**Материальное обеспечение:** стенды «Основы цифровой электроники», осциллограф.

#### **1. Теоретические сведения**

В работе исследуются дешифратор, преобразующий четырехразрядный двоичный код в десятичный, и дешифратор с выходом на одноразрядный семисегментный индикатор. Их внутренняя структура построена на основе КМОП- логики.

Операция изменения кода числа называется его перекодированием. ИМС, выполняющие эти операции, называются *преобразователями кодов*.

Преобразователи кодов бывают простые (выполняют стандартные операции изменения кода чисел, например, преобразований двоичного кода в одинарный или обратную операцию) и сложные (выполняют нестандартные преобразования кодов и их схемы разрабатывают каждый раз с помощью алгебры логики).

Примем, что преобразователи кодов имеют  $n$  входов и  $k$  выходов. Соотношения между  $n$  и  $k$  могут быть любыми:  $n=k$ ,  $n < k$  и  $n > k$ . При преобразовании кода чисел с ними могут выполняться различные дополнительные операции, например, умножение на весовые коэффициенты. Примером невесового преобразования является преобразование двоично-десятичного кода в двоичный. Весовые преобразователи кодов используются при преобразовании числовой информации.

Интегральные микросхемы преобразователей кодов выпускаются только для наиболее распространенных операций:

- преобразователи двоично-десятичного кода в двоичный код;
- преобразователи двоичного кода в двоично-десятичный код;
- преобразователи двоичного кода в код управления сегментными индикаторами;
- преобразователи двоичного или двоично-десятичного кода в код управления шкальными или матричными индикаторами.

Примерами простейших преобразователей кодов, которые широко применяются в цифровых устройствах, являются шифраторы и дешифраторы.

**Дешифратор** – это преобразователь двоичного  $n$ -разрядного кода в унитарный  $2^n$ -разрядный код, все разряды которого, за исключением одного, равны нулю. Дешифраторы бывают полные и неполные. Для полного дешифратора выполняется условие:  $k = 2^n$ , где  $n$  — число входов, а  $k$  — число выходов.

В неполных дешифраторах имеется  $n$  входов, но реализуется  $k < 2^n$  выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

**Сумматор** – функциональный узел, выполняющий арифметическое сложение чисел.

Сумматор имеет  $n$  входов разрядов слагаемого  $A$ ,  $n$  входов разрядов слагаемого  $B$  и вход переноса  $P_{IN}$ . Выходами сумматора являются  $n$  выходов разрядов суммы  $S$  и выход переноса  $P$ .

## 2. Описание лабораторной установки

Исследование дешифратора и сумматора проводится на рабочем поле моноблока «СУММАТОРЫ И ДЕШИФРАТОРЫ» (рис.25).




Рис. 25. Используемое рабочее поле стенда.

Дешифратор - устройство с несколькими входами и выходами. Определенной комбинации входных сигналов соответствует активное состояние одного из выходов.

Дешифратор DD13 служит для преобразования четырехразрядного двоичного кода в десятичный. DD14 - дешифратор с выходом на одnorазрядный семисегментный индикатор.

Микросхема DD13 имеет: три двоичных входа  $D1, D2, D4, D8$  и десять выходов. Согласно таблице истинности (табл. 16) каждому из десяти наборов уровней на входах соответствует появление напряжения высокого уровня (1) на одном из выходов, при этом на остальных девяти выходах - низкий уровень напряжения (0).

Таблица 16. Таблица истинности двоично-десятичного дешифратора

| Входы |    |    |    | Выходы |    |    |    |    |    |    |    |    |    |
|-------|----|----|----|--------|----|----|----|----|----|----|----|----|----|
| D1    | D2 | D4 | D8 | Y0     | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 | Y8 | Y9 |
| 0     | 0  | 0  | 0  | 1      | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 1     | 0  | 0  | 0  | 0      | 1  | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0     | 1  | 0  | 0  | 0      | 0  | 1  | 0  | 0  | 0  | 0  | 0  | 0  | 0  |
| 1     | 1  | 0  | 0  | 0      | 0  | 0  | 1  | 0  | 0  | 0  | 0  | 0  | 0  |
| 0     | 0  | 1  | 0  | 0      | 0  | 0  | 0  | 1  | 0  | 0  | 0  | 0  | 0  |
| 1     | 0  | 1  | 0  | 0      | 0  | 0  | 0  | 0  | 1  | 0  | 0  | 0  | 0  |
| 0     | 1  | 1  | 0  | 0      | 0  | 0  | 0  | 0  | 0  | 1  | 0  | 0  | 0  |
| 1     | 1  | 1  | 0  | 0      | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 0  | 0  |
| 0     | 0  | 0  | 1  | 0      | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 1  | 0  |
| 1     | 0  | 0  | 1  | 0      | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 0  | 1  |

Дешифратор DD14 состоит из семи самостоятельных узлов, каждый из которых формирует потенциальный управляющий сигнал для одного из сегментов семисегментного индикатора. В зависимости от числа на входе, выраженного в двоичном коде, на выходе появляются сигналы, подаваемые на сегменты индикатора. На индикаторе изображается число в десятичной системе счисления.

Таблица истинности (табл. 17) иллюстрирует, на каких выходах появляются сигналы высокого уровня (1) в зависимости от двоичных кодов на входах.

Таблица 17. Таблица истинности дешифратора с выходом на семисегментный индикатор

| Входы |    |    |    | Выходы |   |   |   |   |   |   | символ на индикаторе |
|-------|----|----|----|--------|---|---|---|---|---|---|----------------------|
| D1    | D2 | D4 | D8 | a      | b | c | d | e | f | g |                      |
| 0     | 0  | 0  | 0  | 1      | 1 | 1 | 1 | 1 | 1 | 0 | 0                    |
| 1     | 0  | 0  | 0  | 0      | 1 | 1 | 0 | 0 | 0 | 0 | 1                    |
| 0     | 1  | 0  | 0  | 1      | 1 | 0 | 1 | 1 | 0 | 1 | 2                    |
| 1     | 1  | 0  | 0  | 1      | 1 | 1 | 1 | 0 | 0 | 1 | 3                    |
| 0     | 0  | 1  | 0  | 0      | 1 | 1 | 0 | 0 | 1 | 1 | 4                    |
| 1     | 0  | 1  | 0  | 1      | 0 | 1 | 1 | 0 | 1 | 1 | 5                    |
| 0     | 1  | 1  | 0  | 1      | 0 | 1 | 1 | 1 | 1 | 1 | 6                    |
| 1     | 1  | 1  | 0  | 1      | 1 | 1 | 0 | 0 | 0 | 0 | 7                    |
| 0     | 0  | 0  | 1  | 1      | 1 | 1 | 1 | 1 | 1 | 1 | 8                    |
| 1     | 0  | 0  | 1  | 1      | 1 | 1 | 1 | 0 | 1 | 1 | 9                    |

Полный четырехразрядный сумматор со сквозным переносом имеет четыре пары входов двух четырехразрядных чисел A1—A4, B1—B4 (A1, B1 - входы младших разрядов), выходы сумм четырехразрядных чисел S1 - S4, вход переноса в младший разряд P<sub>IN</sub> и выход переноса старшего разряда P<sub>OUT</sub>. Наличие в составе микросхемы схемы сквозного переноса обеспечивает формирование быстрого параллельного переноса каждого четвертого разряда.

Таблица истинности одного разряда сумматора (табл. 20) использует следующее правило: в качестве входов использованы одноразрядные числа A и B; перенос обозначен буквой P; для обозначения входа переноса используются буквы in (сокращение от английского слова input - вход); для обозначения выхода переноса используются буквы out (сокращение от английского слова output - выход).

Таблица 20. Таблица истинности одного разряда сумматора

| Входы           |   |   | Выходы |                  |
|-----------------|---|---|--------|------------------|
| P <sub>in</sub> | A | B | S      | P <sub>out</sub> |
| 0               | 0 | 0 | 0      | 0                |
| 0               | 0 | 1 | 1      | 0                |
| 0               | 1 | 0 | 1      | 0                |
| 0               | 1 | 1 | 0      | 1                |
| 1               | 0 | 0 | 1      | 0                |
| 1               | 0 | 1 | 0      | 1                |
| 1               | 1 | 0 | 0      | 1                |
| 1               | 1 | 1 | 1      | 1                |

Органы управления и индикации стенда объединены в функциональные группы и снабжены надписями на лицевой панели.

Источник сигналов «Уровень логический» предназначен для формирования логических сигналов высокого «1» и низкого «0» уровней. Включение соответствующих сигналов осуществляется при помощи тумблеров SA1 - C помощью светодиодов осуществляется индикация сигналов, соответствующих логической «1».

Входные сигналы подаются на входы микросхем находящиеся на одной горизонтали с тумблерами.

«Генератор» генерирует последовательности однополярных прямоугольных импульсов с частотами 100 Гц; 200 Гц и 16000 Гц.

С помощью светодиодов поля «Индикация» осуществляется индикация сигналов логической «1».

### 3. Задание

#### 3.1 Экспериментальное исследование дешифратора для преобразования четырехразрядного двоичного кода в десятичный

а) проверить работу дешифратора, составив его таблицу истинности. Собрать схему (рис. 23), подключив выходы гнезд «Уровень логический» к соответствующим входам дешифратора. Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA1 - SA4 на входах D1, D2, D4, D8, фиксировать по светодиодам выходной сигнал. Проверить таблицу истинности дешифратора. Результаты занести в таблицу 18. Выключить тумблер «Сеть». Сравнив таблицы истинности (табл. 16 и 18) определить, исправен ли дешифратор;




Рис. 23. Схема соединений для тестирования дешифратора на постоянном токе.

Таблица 18. Таблица истинности двоично-десятичного дешифратора

| Входы |    |    |    | Выходы |    |    |    |    |    |    |    |    |    |
|-------|----|----|----|--------|----|----|----|----|----|----|----|----|----|
| D1    | D2 | D4 | D8 | Y0     | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 | Y8 | Y9 |
| 0     | 0  | 0  | 0  |        |    |    |    |    |    |    |    |    |    |
| 1     | 0  | 0  | 0  |        |    |    |    |    |    |    |    |    |    |
| 0     | 1  | 0  | 0  |        |    |    |    |    |    |    |    |    |    |
| 1     | 1  | 0  | 0  |        |    |    |    |    |    |    |    |    |    |
| 0     | 0  | 1  | 0  |        |    |    |    |    |    |    |    |    |    |
| 1     | 0  | 1  | 0  |        |    |    |    |    |    |    |    |    |    |
| 0     | 1  | 1  | 0  |        |    |    |    |    |    |    |    |    |    |
| 1     | 1  | 1  | 0  |        |    |    |    |    |    |    |    |    |    |
| 0     | 0  | 0  | 1  |        |    |    |    |    |    |    |    |    |    |
| 1     | 0  | 0  | 1  |        |    |    |    |    |    |    |    |    |    |

б) исследовать работу дешифратора с помощью осциллографа подключив выходное гнездо «Генератора» с частотой 100 Гц к входу D4 (см. рис. 24). Входы осциллографа CH1 (канал 1) и CH2 (канал 2) подключить к выходам, на которых должен меняться сигнал. Включить тумблер «Сеть». Зарисовать временные диаграммы сигналов на выбранных выходах. Переключить вход осциллографа CH 1 к «Входу D4», и зарисовать на той же кальке. Сигналы

зарисовывать друг под другом. Выключить тумблер «Сеть». Объяснить полученные осциллограммы.




Рис. 24. Схема соединений для исследования дешифратора с помощью осциллографа

### 3.2 Экспериментальное исследование дешифратора с выходом на одnorазрядный семисегментный индикатор

а) проверить исправность дешифратора DD14, составив его таблицу истинности. Подключить выходы гнезд «Уровень логический» к соответствующим входам дешифратора. Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA1 - SA4 на входах D1, D2, D4, D8, фиксировать по семисегментному индикатору выходной сигнал. Проверить таблицу истинности дешифратора. Результаты занести в таблицу 19. Выключить тумблер «Сеть». Сравнив таблицы истинности (табл. 17 и 19) определить, исправен ли дешифратор.

Таблица 19. Таблица истинности дешифратора с выходом на семисегментный индикатор

| Входы |   |   |   | Выход                |
|-------|---|---|---|----------------------|
| D     | D | D | D | символ на индикаторе |
| 1     | 2 | 4 | 8 |                      |
| 0     | 0 | 0 | 0 |                      |
| 1     | 0 | 0 | 0 |                      |
| 0     | 1 | 0 | 0 |                      |
| 1     | 1 | 0 | 0 |                      |
| 0     | 0 | 1 | 0 |                      |
| 1     | 0 | 1 | 0 |                      |
| 0     | 1 | 1 | 0 |                      |
| 1     | 1 | 1 | 0 |                      |
| 0     | 0 | 0 | 1 |                      |
| 1     | 0 | 0 | 1 |                      |

### 3.3. Экспериментальное исследование сумматора

а) проверить исправность сумматора, составив его таблицу истинности. Для этого собрать схему (рис. 26), подключив выходы гнезд «Уровень логический» к соответствующим входам (находящимся на одной горизонтали) сумматора. Включить тумблер «Сеть». Задавая различные комбинации входных логических сигналов тумблерами SA1 - SA8 на входах, фиксировать по светодиодам выходные сигналы. Проверить таблицу истинности сумматора (по разрядно). Результаты занести в таблицу 21. Выключить тумблер «Сеть». Сравнив таблицы истинности (табл. 20 и 21), определить, исправен ли сумматор.




Рис.26. Схема соединений для тестирования сумматора на постоянном токе  
Таблица 21.

| Входы    |   |   | Выходы |           |
|----------|---|---|--------|-----------|
| $P_{in}$ | A | B | S      | $P_{out}$ |
| 0        | 0 | 0 |        |           |
| 0        | 0 | 1 |        |           |
| 0        | 1 | 0 |        |           |
| 0        | 1 | 1 |        |           |
| 1        | 0 | 0 |        |           |
| 1        | 0 | 1 |        |           |
| 1        | 1 | 0 |        |           |
| 1        | 1 | 1 |        |           |

б) проверить работу сумматора с помощью осциллографа, подключив выходные гнезда «Генератора» с частотой 100 Гц и 200 Гц к входам «A1» и «B1» (или к другим, указанным преподавателем). Вход осциллографа CH 1 (канал 1) подключить к входу «A1» а вход осциллографа CH2 (канал 2) - к входу «B1» сумматора. Включить тумблер «Сеть». Зарисовать временные диаграммы сигналов на входах «A1» и «B1». Переключить вход осциллографа CH1 к «Выходу S1», вход осциллографа CH2 к «Выходу S2», и зарисовать на той же кальке выходные сигналы. Сигналы зарисовывать друг под другом. Переключая входы осциллографа на другие выходы зарисовывать выходные сигналы. Выключить тумблер «Сеть». Сравнить полученные осциллограммы с таблицей истинности.

#### 4. Содержание отчета

Отчет должен содержать следующие пункты:

- 1) наименование и цель работы;
- 2) принципиальные электрические схемы для выполненных экспериментов;
- 3) результаты экспериментальных исследований, помещенные в соответствующие таблицы;
- 4) обработанные осциллограммы;
- 5) выводы по работе.

#### 5. Контрольные вопросы

1. Какую функцию выполняют преобразователи кодов?
2. Перечислите типовые (простые) виды преобразования кодов
3. Каково назначение дешифратора?
4. К какому типу цифровых схем относятся дешифраторы?
5. Какие бывают типы дешифраторов?
6. Какие входы и выходы имеются у дешифратора?
7. Поясните таблицы истинности для дешифраторов различного назначения.

8. Каково назначение сумматора?
9. На какие два типа делятся все цифровые схемы?
10. К какому типу цифровых схем относятся сумматоры?
11. Какие входы и выходы имеются у сумматора?
12. Поясните таблицу истинности для сумматора.
13. Как по таблице истинности построить временные диаграммы сумматора в лабораторной работе?
14. Каково назначение выводов Pin и Pout?
15. Какие сигналы надо подать на входы, чтобы на выходе Pout была «1» при наличии «0» на входе Pin?
16. Какие сигналы надо подать на входы, чтобы на выходе Pout была «1» при наличии «1» на входе Pin?

#### Критерии оценки:

Оценка «отлично» ставится, если эксперимент проведён, обработаны результаты, выполнены все задания, работа оформлена в соответствии с требованиями.

Оценка «хорошо» ставится, если были допущены ошибки при проведении эксперимента, обработке результатов или при оформлении отчёта.

Оценка «удовлетворительно» ставится, если эксперимент проведён, приведено неполное выполнение заданий.

Оценка «неудовлетворительно» ставится, если эксперимент не проводился, задание не выполнено.

### Тема 1.5. Устройства преобразования сигналов в цифровой технике

#### Лабораторное занятие № 5

#### Исследование аналого-цифрового преобразователя (АЦП)

**Цель работы:** ознакомление с основными функциями и тестирование на работоспособность аналого-цифрового преобразователя (АЦП).

**Выполнив работу, Вы будете уметь:**

- проводить исследования работы цифровых устройств и проверку их на работоспособность.

**Материальное обеспечение:** стенды «Основы цифровой электроники», осциллограф.

#### 1. Теоретические сведения

В работе исследуется 8-разрядный АЦП последовательного приближения (АЦП с поразрядным уравниванием).

Структурная схема АЦП последовательного приближения, которая соответствует принципиальной схеме исследуемого АЦП приведена на рис. 30.



Рис. 30. Структурная схема одного канала АЦП последовательного приближения

АЦП последовательного приближения или АЦП с поразрядным уравниванием содержит компаратор, вспомогательный ЦАП и регистр последовательного приближения. АЦП

преобразует аналоговый сигнал в цифровой за  $N$  шагов, где  $N$  — разрядность АЦП. На каждом шаге определяется по одному биту искомого цифрового значения. Последовательность действий по определению очередного бита заключается в следующем. На вспомогательном ЦАП выставляется аналоговое значение, образованное из битов, уже определённых на предыдущих шагах; бит, который должен быть определён на этом шаге, выставляется в 1, более младшие биты установлены в 0. Полученное на вспомогательном ЦАП значение сравнивается с входным аналоговым значением. Если значение входного сигнала больше значения на вспомогательном ЦАП, то определяемый бит получает значение 1, в противном случае 0. АЦП этого типа обладают одновременно высокой скоростью и хорошим разрешением. Тактирование работы внутреннего цикла АЦП осуществляется от генератора тактовых импульсов. Главным недостатком АЦП подобного типа является выборка мгновенных значений аналогового сигнала. В этом случае значения статического и динамического сигнала за интервал преобразования могут как совпасть, так и не совпасть.

Абсолютная погрешность преобразования отражает отклонение фактического выходного сигнала преобразователя от теоретического, вычисленного для идеального преобразователя. Этот параметр указывается обычно в процентах к полной шкале преобразования и учитывает все составляющие погрешности преобразования (нелинейность, смещение нуля, коэффициент преобразования). Поскольку абсолютное значение выходного сигнала преобразователя определяется опорным напряжением  $U_{оп}$ , то абсолютная погрешность преобразования находится в прямой зависимости от стабильности напряжения  $U_{оп}$ .

## 2. Описание лабораторной установки

Исследование АЦП проводится на рабочем поле «МУЛЬТИВИБРАТОРЫ И АЦП» (Рис.31).




Рис. 31. Используемое рабочее поле стенда

Основные параметры АЦП следующие:

- число каналов: 4;
- абсолютная погрешность:  $\pm 2$  МЗР (младший значащий разряд);
- время преобразования 240 мкс.

АЦП имеет информационные входы ADC0 и ADC1 для ввода измеряемой величины, вход 0/1 для установки номера канала, вход REF разрешающий работу АЦП и восемь выходов от первого до восьмого разряда D0 - D7.

На выходе создается цифровой сигнал, соответствующий аналоговому сигналу того канала, номер которого указан на входе установки: 0 - низкий уровень, 1 - высокий уровень. При подаче низкого уровня сигнала на вход разрешения REF все выходы сбрасываются в состояние 1 - высокого уровня.

Органы управления и индикации объединены на стенде в функциональные группы и снабжены надписями на лицевой панели.

Источник сигналов «Уровень логический» предназначен для формирования логических сигналов высокого «1» и низкого «0» уровней. Включение соответствующих сигналов осуществляется при помощи тумблеров SA1 - SA8. С помощью светодиодов осуществляется индикация сигналов, соответствующих логической «1».

Источник сигналов «Импульс одиночный» формирует одиночные импульсы с положительной и отрицательной полярностью. При нажатии на кнопку SB1 на выходе генератора, находящемся в состоянии «0», вырабатывается сигнал логической «1», а при нажатии на кнопку SB2 - сигнал логического «0».

Источники регулируемого постоянного напряжения (0-5 В) осуществляют плавное регулирование напряжения в указанном диапазоне.

### 3. Задание

#### 3.1 Экспериментальное исследование АЦП

а) Снять зависимость выходного напряжения АЦП (в цифровом коде) от напряжения на входе. Для этого собрать схему (рис. 32), подключив аналоговые входы к входам потенциометров RP1 и RP2. Соединить выходы тумблеров SA1 и SA2 со входами разрешения REF и выбора сигнала 0/1. Соединить выходы АЦП со светодиодами индикации.

Включить тумблер «Сеть». Регулируя и измеряя напряжение на входе, измерять напряжение на выходе в двоичном коде по свечению светодиодов. Результат заносить в табл. 22.

Таблица 22

| Напряжение на входе, В | Напряжение на выходе в двоичном коде | Напряжение на выходе в десятичной системе, В | Абсолютная погрешность |
|------------------------|--------------------------------------|----------------------------------------------|------------------------|
| 0                      |                                      |                                              |                        |
| 0,5                    |                                      |                                              |                        |
| 1                      |                                      |                                              |                        |
| 1,5                    |                                      |                                              |                        |
| 2                      |                                      |                                              |                        |
| 2,5                    |                                      |                                              |                        |
| 3                      |                                      |                                              |                        |
| 3,5                    |                                      |                                              |                        |
| 4                      |                                      |                                              |                        |
| 4,5                    |                                      |                                              |                        |
| 5                      |                                      |                                              |                        |

б) Повторить эксперимент для второго канала АЦП, сравнить результаты. Выключить тумблер «Сеть». Перевести двоичный код в десятичный. Определить диапазон входных напряжений и разрешающую способность АЦП. Определить погрешности. Оценить соответствуют ли погрешности паспортным данным. Определить, исправен ли АЦП;




Рис.32. Схема соединений для исследования АЦП

### 4. Содержание отчета

Отчет должен содержать следующие пункты:

- 1) наименование и цель работы;
- 2) принципиальные электрические схемы для выполненных экспериментов;
- 3) результаты экспериментальных исследований, помещенные соответствующие таблицы;
- 4) выводы по работе.

#### **5. Контрольные вопросы**

1. Перечислите назначения и области применения АЦП.
2. Дайте классификацию АЦП.
3. Перечислите требования, предъявляемые к АЦП.
4. От чего возникают погрешности в АЦП?
5. Поясните принцип действия АЦП последовательного приближения.
6. Поясните смысл абсолютной погрешности
7. От чего зависит величина абсолютной погрешности?

#### **Критерии оценки:**

Оценка «отлично» ставится, если эксперимент проведён, обработаны результаты, выполнены все задания, работа оформлена в соответствии с требованиями.

Оценка «хорошо» ставится, если были допущены ошибки при проведении эксперимента, обработке результатов или при оформлении отчёта.

Оценка «удовлетворительно» ставится, если эксперимент проведён, приведено неполное выполнение заданий.

Оценка «неудовлетворительно» ставится, если эксперимент не проводился, задание не выполнено.